ggangni

1. circuit modelling 1) structral model : gate와 component들이 어떻게 객체화 되어 있는지 describe한 것 : 서로 어떻게 연결되어 있는지 built-in gate module instantiation -> built-in gate를 사용해서 user-defined module 생성 -> user-defined module을 instantiate -> instantion 순서는 상관없음 -> 모든 인스턴스들은 병렬적으로 실행 2) dataflow model data의 flow와 operation으로 combinational circuit을 describe함. explicit한 gate대신 bitwise operators 사용 continurous-assig..

1. Module verilog에서 design과 programming의 기본단위 하나의 source(text) file로 주어짐 declarations and statemetns로 구성 2. Specification Models 1) behavior model : hardware의 logical procedure가 명시됨 -> 보통 if-else 구문 사용하여 구현 2) structural models : 여러개의 module을 interconnection한 것 3. Logic system 1) 1-bit 가 가질 수 있는 값 0: Logical 0, false 1 : Logical1, true x : unknown logical value z : high impedance 2) Boolean oper..